E-LIT半导体器件缺陷检测锁相热成像系统
随着半导体制程的不断发展,在电子器件领域,与封装和芯片级组装相关的缺陷越来越难以识别。因为“摩尔定律”技术在不断演进,芯片和封装被堆叠并平铺成复杂的结构,互连更精细,更复杂,凸点间距减小,并且基板具有较高的图案密度和嵌入式组件,缺陷检测的难度越来越大,行业期待找到行之有效的检测手段。
锁相热成像技术(Lock-in Thermography),可精准测量目标器件的温度分布特征、局部功率损耗、漏电流、电阻过孔、虚焊(冷焊点)、闩锁效应及焊接缺陷等关键参数。这一能力的实现,依托于极短测量周期、高性能热像仪与专业锁相程序的深度协同。
E-LIT 是基于锁相热成像技术的半导体器件缺陷(热点)定位检测和失效分析解决方案。配合性能可靠的红外成像单元、高品质光学组件以及专门研发的先进的锁相分析评估软件,赋予系统检测最具挑战性缺陷的强大能力,可以在最短测量时间里对半导体的缺陷进行非接触式、无损的高效率检测,能可靠的检测出mk甚至uK的微弱温差,并显示x、y位置。 通过改变锁相频率,还可以分析堆叠模组或多芯片模组,为检测和定位芯片、封装器件、甚至板载电子的缺陷提供了关键解决方案。
检测过程中,通过同步模块实现时钟同步控制电源通断,锁相热成像系统能可靠感知低至mK级甚至μK级的温差缺陷。即使是元件短路等异常引起的细微温差,也能通过可视化二维热图实现精准定位和呈现。
在印刷电路板(PCB)表面、集成电路(IC)、LED 模块及电池单元中,系统可检测并定位电子元件的微米级缺陷,包括点 / 线分流、过热隐患、内部欧姆短路、氧化物缺陷、晶体管与二极管故障等,缺陷位置以 X-Y 轴坐标实时显示。此外,通过调整锁相频率,可对堆叠裸片封装或多芯片模块进行 Z 轴方向的逐层热失效分析。E-LIT可在不拆封的条件下对半导体器件进行检测,从而消除因结构条件被破坏而找不到故障真正原因的风险。能够检测的故障类型包括电源或线路短路,ESD缺陷,电流泄漏,氧化物损坏,晶体管和二极管缺陷,设备门锁和电阻性开路。
配套的锁相热成像软件集成国际先进算法与处理程序,支持复杂场景下的热信号解析。硬件方面,E-LIT搭载高倍显微镜头可实现纳米级几何结构的热特征解析。值得一提的是,E-LIT在解析微小结构时仍具有较大视野的成像能力,对于大尺寸样品的检测可启用图像拼接功能。
优势
![]() |
△ 一套系统可完成整个电路板到芯片的检测 △ 模块化设计,可依测量需求提供定制方案 △ 光学组件、样品固定夹具及探针种类可灵活调整 △ 高灵敏度在线锁相测量 △ 完整且深入显微成像分析 △ 高倍率显微镜像元解析度达1.5μm |
△ 灵敏度高,可分辨μk温差 △ 高压测试带有强制接触保护和状态指示灯 △ 集成高压源表 △ 集成用于i-v特性表征的IV曲线示踪器 △ 多层分析 △ 可对较大样品进行自动扫描 |
技术规格
探测器 |
(1280×720)、(640×512)红外像素 |
光谱范围 |
((2 .. 5) μm |
红外成像帧率 |
|
可选镜头规格 |
25mm, 特写镜头, 显微1x,3x,8x |
电信号激励源 |
4象限电源或其他特殊电源,例如Keithley电源 |
选项 |
X/Y两轴位移台、位移调节对焦用Z轴滑台、自动电动对焦、探针模组 |
机柜 |
包括:系统操控和数据测量分析用计算机,分路供电电源 |
雅世恒源公司测试实验室可为客户提供E-LIT的演示、可行性验证服务,支持样品测试,帮助客户深入了解产品性能。同时,面向行业客户开展专业的检测服务。若您想了解更多产品详情,或预约相关服务,欢迎随时与我们洽询。
http://www.infratec.eu/thermography/non-destructive-testing/e-lit/
https://www.infratec.eu/cn/thermography/
https://www.infratec.cn/thermography/